

Patent Abstracts of Japan

PUBLICATION NUMBER PUBLICATION DATE

62229977 08-10-87

'APPLICATION DATE **APPLICATION NUMBER**

31-03-86 61071159

APPLICANT: TOSHIBA CORP;

INVENTOR: YAMAGUCHI YOSHIHIRO;


INT.CL.


H01L 29/78 H01L 29/52 H01L 29/68

TITLE


MANUFACTURE OF

CONDUCTION-MODULATION MOSFET





3



ABSTRACT: PURPOSE: To manufacture a conduction-modulation MOSFET having excellent characteristics at a high yield by a method wherein a high-impurity concentration layer, which brings a base layer into a low-resistance state and is used for preventing a latch-up, is formed at the central part of the base layer in a self-matching manner.

> CONSTITUTION: Gate electrodes 51 consisting of a poly Si film are formed on the substrate of a structure; wherein an n-type high-resistance layer 3 is formed on a p+ drain layer 1 through an n+ buffer layer 2; through a gate insulating film 4. After this, masking materials 6 for covering the intervals between the gate electrodes 5₁ and first masking materials 5₂ are formed of a photo resist, for example, and boron, for example, is ion-implanted to form a p+ layer 7. After a heat treatment is performed and activation and diffusion of the impurity of the p+ layer 7 are performed, an impurity is doped using the gate electrodes 5₁ as masks to form a p-type base layer 8 and moreover, a mask is formed on the central part of the p-type base layer 8 and an impurity is doped using this mask and the gate electrodes 5₁ as masks to form n⁺ source layers g. Thereby, the p⁺ layer 7 for bringing the p-type base layer 8 into a low-resistance state can be formed at the center of the p-type base layer 8 in a slef-matching manner.

COPYRIGHT: (C)1987,JPO&Japio

THIS PAGE BLANK (USPTO)

⑩ 日本国特許庁(JP)

①特許出願公開

⑫ 公 開 特 許 公 報 (A)

昭62-229977

@Int_Cl.4

識別記号

广内黎理番号

43公開 昭和62年(1987)10月8日

H 01 L 29/78 29/52 29/68

8422-5F

8526-5F 審査請求 未請求 発明の数 1 (全5頁)

導電変調型MOSFETの製造方法 図発明の名称

> 昭61-71159 ②特 額

昭61(1986)3月31日 砂出 頣

砂発 明 者 Ш 中 砂発 明 者 渡 辺 明 夫 君 則 川崎市幸区小向東芝町1番地 株式会社東芝総合研究所内 川崎市幸区小向東芝町1番地 株式会社東芝総合研究所内 川崎市幸区小向東芝町1番地 株式会社東芝総合研究所内

好 広 砂発 明 株式会社東芝 砂出 頣

川崎市幸区堀川町72番地

弁理士 鈴江 武彦 外2名 砂代 理

1. 発明の名称

導電変調型MOSFETの製造方法

2. 特許請求の範囲

(1) 高不純物濃度の第1導電型ドレイン層上 に第2週電型の高抵抗菌を有する基板の高抵抗療 上にゲート絶縁膜を介して多結晶シリコン膜を堆 横する工程と、前記多結晶シリコン膜を選択エッ チングして、多結局シリコン・ゲート電板とこれ に関接して島状に残される多結晶シリコン膜から なる第1のマスク材を形成する工程と、前記ゲー ト電板と第1のマスク材の間を覆う第2のマスク 材を形成する工程と、前記第1,第2のマスク材 およびゲート電極をマスクとして不純物をドープ して前記高抵抗層内に第1導電型の高不純物濃度 層を形成する工程と、前記第1および第2のマス ク材を順次除去し、前記ゲート電極をマスクとし て不畅物をドープして前記高抵抗層内に第1導電 型ベース層およびこのベース層内に位置する第2 導電型ソース層を形成する工程とを備えたことを

特徴とする導電変調型MOSFETの製造方法。 前記第2導電型ベース層用の不純物ドー ピングを前記第2のマスク材形成前に行うように した特許請求の範囲第1項記載の導電変調型 MOSFETの製造方法。

3. 発明の詳細な説明

(発明の目的)

(産業上の利用分野)

本発明は、過電変調型MOSFETの製造方 法に関する。

(従来の技術)

従来の一般的な導電変調型MOSFETの構 造を第3因に示す。21はp^型ドレイン商、 2 2 は n * 型 バ ッ フ ァ 層 、 2 3 は n 型 高 抵 抗 層 で ある。高抵抗磨23表面にゲート絶縁膜24を介 してゲート電極25が形成され、このゲート電極 25に自己整合されてD型ペース層26および n・型ソース層27が形成されている。 P 型ベー ス層26表面のn゚型ソース腐27とn型高低坑 圏23に挟まれた領域がチャネル領域となってい

特開昭 62-229977 (2)

る。 P型ペース層 2 6 の中央部にはその低抵抗化のために P・型層 2 8 が深く拡散形成されている。ゲート電極 2 5 および拡散層が形成された基板上は C V D 絶縁 膜 2 9 により 覆われ、これにコンタクト孔が開けられて n・型ソース層 2 7 および P型ペース層 2 6 に同時にコンタクトするソースを 2 7 がよび P型ペース層 2 6 に同時にコンタクトするソース 電極 3 0 が形成されている。

この様な導電変質型MMOSFFETにおけるスを動して、の間間は、n・型ツースを27-p型ペインとのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、mmのでは、

ップを生じる。この状態ではゲート電圧を委にしても素子をターンオフできなくなる。この様な寄生サイリスタのラッチアップを防止するために、 p型ペース暦26中央部に深く p*型暦28を形成して、p型ペース暦26の低抗を小さくしているのである。

ところで従来、ラッチアップ防止用の P * 型層 2 8 は、マスク合わせにより P 型ペース 層 2 6 の中央部に位置するように形成されているが、これを完全に P 型ペース 層 2 6 の中央からすれて形成されると、 P * 型層 2 8 を形成したことの意味がなくなるだけでなく、新たな問題が生じる。

第 4 図は、 p * 型贈 2 8 が p 型ベース度 2 6 の中央部からずれて形成された様子を示している。この状態では、図の右傾の n * 型ソース層 2 7 下のp型ベース層 2 6 の抵抗が低下せず、 p * 型踏 2 8 を入れた効果が出ない。また図の左側の n * 型ソース層 2 7 について見ると、 p * 型 2 8 が

このソース 周 2 7 を 越えて 形成された 場合、チャネル 領域の 不 純 物 瀬度 が上昇する 結果、

MOSFETのしきい恆電圧が上がってしまう。

(発明が解決しようとする問題点)

以上のように従来の導電変調型MOSFETでは、ラッチアップ防止用の p・型暦をマスク合わせで形成しているために、位置あわせが難しく、僅かのマスク合わせずれにより所望の素子特性が得られなくなり、歩留りが低いものとなる欠点があった。

本発明はこの様な従来の問題を解決して、優れた素子特性を歩留りよく得ることを可能とした導電変調型MOSFETの製造方法を提供することを目的とする。

[発明の構成]

(問題点を解決するための手段)

本発明は、第1導電型ドレイン層上に第2導電型の高抵抗癌を有する基板上にゲート 絶縁膜を介して多結晶シリコン膜によりゲート電極を形成する際に、同じ多結晶シリコン線によりゲート電

(作用)

本発明の方法を用いれば、ベース層の低抵抗化のための為不純物濃度層は、ゲート電極と同時にパターン形成される第1のマスク材により端部が定義されて、ベース層中央部にセルファラインされて形成される。従って、優れた特性の導電変調型MOSFETを歩留りよく得ることができる。

特開昭62-229977 (3)

(実施例)

以下、本発明の実施例を説明する。

第1図(a)~(d)は一実施例の製造工程 断面図である。(a)に示すように、p^型ドレ イン暦1上にnャ型パッファ暦2を介してn型高 抵抗層3が形成された基板に、ゲート絶縁膜4を 介して多結晶シリコン膜によりゲート電極5』を 形成する。このときゲート電極5」と同じ多結晶 シリコン膜により、ゲート電極 5 1 から所定距離 雌れた鹿状の第1のマスク材52を形成する。図 では、平面パターンは特定されていないが、ソー ス領域をストライプ状のものとする場合は、この 第1のマスク材 5 2 はゲート電板 5 1 と並 行して 走るストライプ状のパターンになり、またソース 領域を腐状のものとする場合は第1のマスク材 52 はゲート電極 51 で囲まれた領域内に閉路を なして形成されることになる。これらゲート電極 51 および第1のマスク材52 は同じPEPI程 でパターン形成されるから、その相対位置関係は PEPのマスク合わせずれの影響がなく、一定に

保たれる。この後(b)に示すように、ゲート電 極 5 」と第1のマスク材 5 2 の間を覆う第2のマ スク材を例えばフォトレジストにより形成し、例 えばポロンをイオン注入して D*型盤 7 を形成す る。このときイオンはゲート絶縁限4のみの部分 は通過するが、第1、第2のマスク材52 、 6お よびゲート電極5」のある部分は通過できない。 こうしてゲート電極5」のエッジから所定距離離 れた領域にイオン注入が行なわれる。この後第2 のマスク材 6 を除去し、改めてゲート電極 5 1 を 覆うレジストを形成して第1のマスク材52 をエ ッチング除去し、熱処理を行って p * 型層 7 の不 **純物の活性化と拡散を行う。そして(c)に示す** ように、従来と同様の二重拡散法によりp型ベー ス暦8およびn * 型ソース暦9を形成する。即ち 先ず、ゲート電極5」をマスクとして不純物をド - プしてp型ペース暦 8 を形成し、更にp型ペー ス曜8中央部にマスクを形成してこのマスクとゲ ート電極51をマスクとして不純物をドープして n * 型ソース顧りを形成する。この後(d)に示

すように、全面を C V D 絶縁膜 1 0 で 覆い、コンタクト孔を開けて A 2 膜を蒸着し、 n * 型ソース 暦 9 と D 型ペース 暦 8 に 同時にコンタクトするソース 電板 1 1 を形成する。ドレイン 暦 1 例には、 V - N i - A u の 3 暦金属の蒸巻によりドレイン電板 1 2 を形成する。

こうしてこの実施例によれば、D型ベース圏8の低抵抗化のためのD゚・型暦7を、自己整合的にD型ベース層8の中央に形成することができる。従って優れた素子特性を歩留りよく初ることができる。実際にこのD゚・型層7を、チャネル領域に達る。実際にこのD゚・型層7を、チャネル領域にさる。との過程変響型MOSFETの最大ターンオフ電流を提来のものに比べて約40%増大させることができた。

第2図(a)~(d)は他の実施例の製造工程 断面図である。先の実施例と対応する部分には同 一符号を付して詳和な説明は省略する。この実施 例では、D型ペース層とD・型磨のイオン注入工 程を逆にしている。即ち先す(a)に示すように、 多結晶シリコン膜によりゲート電板 51 と第1の マスク材 5 2 を形成する。13はこのゲート電板 51 および第1のマスク材52 をパターン形成す るために用いたフォトレジストを示している。こ の実施例ではこの状態でポロンのイオン注入を行 い、p型ペース層用のp型層81~83を形成す る。この後フォトレジスト13を除去し、先の実 施例と同様に(b)に示すようにゲート電極 5 j と第1のマスク材52の間を覆う第2のマスク材 をフォトレジスト等により形成し、ポロンを高温 度にイオン住入して p ↑ 型層 7 を形成する。そし て第2のマスク材6続いて第1のマスク材52 を 除去し、熱処理して不純物活性化と拡散を行うこ とにより、 (c) に示すようにp型ベース層8と その中央部に位置する p * 型層 7 を形成する。そ して(d)に示すように、p型ペース層8内に自 己整合的にn・型ソース暦9を形成し、CVD絶 緑膜10で覆ってこれにコンタクト孔を開けてソ ース電極11を形成し、裏面にはドレイン電板 12を形成して、導電変調型MOSFETを完成

特開昭 62-229977 (4)

する。

この実施例によっても、先の実施例と同様に p・型暦7はp型ペース暦8中央に自己整合的に 形成され、従って先の実施例と同様の効果が得ら n &

なお本発明は上記実施例に限られるものではなく、その趣旨を逸説しない範囲で種々変形して実 施することができる。

[発明の効果]


以上述べたように本発明によれば、ベース層を低低抗化してラッチアップを防止するのための高不純物濃度層をベース層の中央部に自己整合的に形成することができ、優れた特性の導電変調型MOSFETを歩留りよく製造することができる。


第 1 図 (a) ~ (d) は本発明の一実施例の導電変調型M O S F E T の製造工程を示す断面図、第 2 図 (a) ~ (d) は他の実施例の製造工程を示す断面図、第 3 図は一般的な導電変調型
M O S F E T の構造を示す断面図、第 4 図は従来

法の問題を説明するための断面図である。

1 … p * 型ドレイン層、 2 … n * 型バッファ層、 3 … n 型高抵抗層、 4 … ゲート 絶縁膜、 5 … ゲート電極 (多結晶シリコン膜) 、 5 2 … 第 1 のマスク材 (多結晶シリコン膜) 、 6 … 第 2 のマスク材、 7 … p * 型層、 8 … p 型ベース層、 9 … n * 型ソース層、 1 0 … C V D 絶縁膜、 1 1 … ソース電極、 1 2 … ドレイン電極。

出额人代理人 弁理士 鈴江武彦






p.


BEST AVAILABLE COPY

1 TST

(c)

特開昭 62-229977 (5)





BEST AVAILABLE COPY



THIS PAGE BLANK (USPTO)